Sección de Electrónica del Estado Sólido. Cinvestav-IPN

Hoy tuvimos el honor de recibir al Dr. Charvaka Duvvury, IEEE EDS Distinguished Lecturer y Texas Instruments Fellow (Emeritus), quien impartió la charla
💬 “Advanced Electrostatic Discharge (ESD) Technology Issues”.

El evento se realizó en el marco de las celebraciones por los 100 años del transistor (FET100) y el Congreso CCE 2025.

Agradecemos al IEEE EDS Cinvestav Student Chapter por la organización, así como al personal académico y administrativo de la SEES que brindó su apoyo para hacer posible esta actividad.

📢 ¡Atención comunidad académica y científica!

El 2° Congreso Multidisciplinario IEEE EDS Cinvestav-IPN Student Branch Chapter - 2025 extiende la fecha límite de recepción de trabajos hasta el:

📅 27 de septiembre de 2025

🔬 Participa presentando tus contribuciones en modalidad de cartel dentro de alguno de los siguientes simposios:

Dispositivos electrónicos y física del estado sólido

VLSI

📍 Sede: Cinvestav – Zacatenco, CDMX

📅 25 al 28 de noviembre de 2025

🔗 Escanea el QR del cartel para más información y registro.

✨ ¡No pierdas la oportunidad de ser parte de este espacio de intercambio, colaboración y difusión del conocimiento!

📣 📣¡No te pierdas el Taller Introductorio – Diseño RTL con Verilog! 📣📣

El Capítulo Estudiantil IEEE SSCS Cinvestav Zacatenco, junto con la Sección de Electrónica del Estado Sólido te invitan a participar en este curso intensivo donde aprenderás:

✅ Introducción al flujo de diseño RTL
✅ Escritura y simulación de módulos simples en Verilog
✅ Síntesis o prueba en FPGA de bajo costo

📅 Fecha: Martes 25 de noviembre 2025
🕙 Horario: 10:00 – 16:00 h
📍 Lugar: Cinvestav Zacatenco – Búnker de la Sección de Electrónica del Estado Sólido

👨‍🏫 Instructor: M.C. Andrés García Pliego

🔗 Regístrate escaneando el código QR del flyer

✨ ¡Una gran oportunidad para adentrarte en el mundo del diseño digital y dar tus primeros pasos con Verilog HDL!