FPGA in Arabic

22/10/2024

السلام عليكم زملائي ...في هذا الفيديو اقدم لكم تمثيل البوابات الرقمية باستخدام VIVADO block design ...
طبعا اداة ال Ip الموجودة في VIVADO مهمة جدا تمكنني من استدعاء اكبر عدد ممكن من النماذج على شكل blocks وهي اقرب للفهم من النص المكتوب ..ومن الممكن لها مساعدة الطلبة والباحثين والتديسيين الاعزاء في عملهم ...تحياتي

deep learning play list https://youtube.com/playlist?list=PLbkdycMCWqBviWkojsEmkA_507atQkklQhow to download VIVADO https://youtu.be/tQvvNPW0QR8how to design ...

13/10/2022

in Arabic


information about FPGA

23/09/2022

Xilinx model composer
من الأدوات الحديثة التي أضيفت إلى بيئة SIMULINk وهذه. الأداة تحتوي على عدة blocks يمكن من خلالها التحويل مباشرة إلى ip core او VHDL language بدل الكتابة باي لغة برمجية فقط تحتاج ثقافة استخدام وقد تم ملاحظة تركيزها على computer vision. بشكل كبير حيث يمكنك ببلوك واحد مباشرة إيجاد histogram الصورة او عمل histogram optimization...
الجميل في هذه ايضا انه يمكن توليد كود لغة سي او سي بلس بلس الخاص بالموديل مباشرة دون الحاجة إلى برمجة وتسهل كذلك عمل simulation للنتائج graphicaly على matlab او SIMULINk
فيما يلي موديل بسيط تم تصميم بال Xilinx model composer

how to download VIVADO https://youtu.be/tQvvNPW0QR8how to design soft core micro blaze processor system https://youtu.be/K_EpEgQxj2cget started with VIVADO H...

31/08/2022

System Generator
هي إحدى الطرق المستخدمة داخل بيئة ال SIMULINk
لتصميم نظام مطمور FPGA دون الحاجة إلى لغة تصميم مثل VHDL او verilog..
من مميزات هذه الطريقة السهولة حيث يشعر المصمم كأنه يعمل بب blocks الاعتيادية داخل بيئة simulink وهي فعالة جدا في تصميم أنظمة الاتصالات مثل ASK و OFDM وعمليات معالجة الصورة الرقمية point to point بشكل خاص..
توفر هذه الطريقة ايضا عملية تحليل للتصميم سواء تحليل من ناحية الزمن المستغرق لكل block او تحليل المساحة السيليكونية المستخدمة ويمكن ايضا عمل اسقاط مباشر على board او محاكاته مباشرة مع ال SIMULINk وتسمى هذه العملية (hardware software cosimulation) بحيث يتم فحص او اختبار التصميم باستخدام بيانات الحاسوب كادخال...
اغلب تطبيقاتها غالبيتها ضمن إطار معالجة الإشارة الرقمية DSP او الصور الرقمية حيث تعمل على التسريع..

the video presents introduction project using system generator methodology of SIMULINK for FPGA implementation

28/08/2022

اداة ip intgrator
من الأدوات المهمة الموجودة داخل بيئة التصميم VIVADO تختصر هذه الأداة العمل على العمل مباشرة من خلال ال blocks حيث يمكن استدعائها والتغيير عليها من خلال قائمة ip catalog حيث يتم الاستغناء عن كتابة اللغة البرمجية لتصميم الهادوير الخاص بال embedded system ل FPGA...
في هذا المثال الموضح في الفيديو يتم تصميم ذاكرة block Ram بشكل مباشر وعمل محاكاة simulation للقراءة والكتابة بشكل يسير نتمنى الفائدة

the video present tutorial including how to instantiate BRAM_gen IP using IP configurator tool provided by Vivado , create HDL wrapper, simulate the resultss...

27/08/2022

السلام عليكم : ما هو برنامج HLS؟ high level synthesize
عند الكلام عن تصميم الهارد وير عن طريق تقنية البوابات المبرمجة حقليا FPGA فالعمل كان يتم عن طريق احد لغات البرمجة اما VHDL و verilog وكانت هناك بعض الامكانيات في system generator الموجود في simulink داخل الماتلاب خصوصا في مجال DSP معالجة الإشارة الرقمية او في مجال أضيق في معالجة الصور الرقمية
وفجأة قبل عشر سنين ظهر تقنية hls التي اتجهت إلى التجريد اكثر باتجاه high level languages مثل c و cpp
ورغم انني في طور التطوير لكنني وجدت امكانيات كبيرة للتعامل مع تصميم harware باستخدام هذا البرنامج وقد أضافوا طرق قوية للتعامل مع loops الكثيرة مثل piplineing و unrolling تعمل على اختصار الوقت للكثير من المبرمجين وكذلك تم اضافة مكتبة open cv المشهورة مع معالجة الصور ..
المبرمج في المستقبل لن يحتاج إلى vhdl و verilog وإنما سيتجه مباشرة من خلال c او cpp

قناة تختص بكل ما يخص تقنية الحاسوب وتبادل المعلوماتThe channel specialized for every thing about computer technology and information exchangingMATLAB/SIMULI...

24/08/2022

the level of how programming logic devices are programmed

17/08/2022

DUAL PORT MEMORY CONFIGURATION WITH VIVADO

FPGA in Arabichttps://youtube.com/playlist?list=PLbkdycMCWqBuDmk0HfFx_xFhQs6WDQ9wRtelegram : https://t.me/ZaidEngtw...

16/08/2022

Comparisons between Arm cortex A and micro blaze on FPGA device in terms of speed of ex*****on

speed of one core ARM cortex_a processor greater than 20 timers Micro blaze processor on usual FPGA check the reference : Xilinx, Inc., “Zynq-7000 All Progra...

15/08/2022

Add board package to VIVADO environment

adding PYNQ _z1 board to VIVADO data boards files FPGA in Arabichttps://youtube.com/playlist?list=PLbkdycMCWqBuDmk...

14/08/2022

First IP intgrator design in VIVADO

create a new project in Vivado IDE by moving through the stages of theVivado IDE New Project Wizard FPGA in Arabicht...